応募・登録

応募・登録

(電子回路設計):(関東)の募集一覧

測定器FPGA設計開発
職種 電子回路
勤務地 神奈川県厚木市
最寄駅 小田急本厚木駅よりバス15分
業務内容 Verilog(ベリログ)、VHDL、ALTERA(アルテラ)、Xilinx(ザイリンクス)、Cadence(ケイデンス)

新しく覚える気持ちがあればこれまでの経験ツールなど種類は問いません。

任せられる方はレイアウトの他シュミレーション、論理設計、論理合成など別工程担当の可能性もあり。
勤務時間 8:30~17:00(実働7.75H)
休日 土日祝日
必要な経験 / 免許・資格 Verilog(ベリログ)、VHDL、ALTERA(アルテラ)、Xilinx(ザイリンクス)、Cadence(ケイデンス)     いずれかの経験
給与 月給:330,000円~380,000円
通勤手当 別途支給
備考 車通勤可能